2026/08/26
圖文引用自：abmedia.io
京都大學成功研發出能承受 600°C 高溫的碳化矽（SiC）電晶體，遠遠超越了傳統矽晶片在 250°C 以上即失效的限制。這項技術採用了底部閘極設計與雙層井隔離結構，有效克服了離子佈植過程中的電壓飄移與電流洩漏問題，不同於以往 NASA 使用的高成本特殊製程，該研發成果與現有的商業晶圓廠製程相容，大幅提升了大規模量產的可能性，耐熱技術對於航太探測、燃氣渦輪機及極端環境電子設備的發展具有重大意義，目前科學家正致力於開發低功耗的互補式電路，以實現更高效的高溫邏輯運算。
京都大學解決離子佈植技術 （Ion Implantation) 電壓飄移問題
離子佈植是商業晶圓半導體廠中用於摻雜（Doping）的標準步驟，也就是將特定雜質引入半導體中以改變其電學性質，由於它是目前主流晶圓廠的標準製造方法，因此使用此技術來製造新型碳化矽電晶體，能完美相容於現有的製造設備，非常適合大規模量產。
在製程中，離子佈植會產生溝道效應（Channeling Effect），這會導致摻雜劑（Dopants）散射得比預期還要深。在傳統的頂閘極設計中，這種散射會導致閾值電壓產生超過 2V 的嚴重漂移，而京都大學的新型底閘極設計正是為了解決並補償這個問題。
底閘極設計如何解決漏電？
根據京都大學的研究，團隊主要是透過底閘極設計（Bottom-Gate Layout）與雙阱結構（Double-Well Structure）的搭配，來共同解決高溫下電晶體的電壓漂移與漏電問題。
具體的解決機制如下：
- 底閘極設計解決電壓漂移：在標準的離子佈植製程中，會產生一種「溝道效應」，導致摻雜劑散射得比預期更深，這在傳統的頂閘極（Top-Gate）設計中，會使閾值電壓產生超過 2V 的嚴重偏差。新型設計將閘極電極放置在通道下方，此結構能有效捕捉並補償這些散射過深的摻雜劑，進而將 400°C 下的設計與實測閾值電壓差距大幅縮減至 0.1V 以內。
- 雙阱結構解決漏電問題：在極高溫環境下，電晶體下方的半絕緣碳化矽（SiC）襯底會失去絕緣特性，導致漏電流直接穿過整個晶圓。為了阻斷這條漏電路徑，研究團隊引入了雙阱結構，將每個元件單獨隔離在一個 pn 接面（pn junction）內部，不再依賴下方襯底的絕緣能力，這項改進使高溫下的剩餘漏電量成功降至接近碳化矽材料本身物理極限的理論底限。
這兩項結構設計的創新，使得該碳化矽電晶體得以在 600°C 的極端高溫下維持穩定運作。…
